留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

一种新的可控分频器的FPGA实现

上一篇

下一篇

王世元,谢开明,石亚伟,陈孟钢,龙正吉. 一种新的可控分频器的FPGA实现[J]. 西南大学学报(自然科学版), 2007, 29(1).
引用本文: 王世元,谢开明,石亚伟,陈孟钢,龙正吉. 一种新的可控分频器的FPGA实现[J]. 西南大学学报(自然科学版), 2007, 29(1).
Implementation of a New FPGA-Based Controllable Frequency Divider[J]. Journal of Southwest University Natural Science Edition, 2007, 29(1).
Citation: Implementation of a New FPGA-Based Controllable Frequency Divider[J]. Journal of Southwest University Natural Science Edition, 2007, 29(1).

一种新的可控分频器的FPGA实现

Implementation of a New FPGA-Based Controllable Frequency Divider

  • 摘要: 基于双边沿检测技术获得时钟信号的倍频窄脉冲,利用该脉冲对时钟信号的双边沿计数,进而实现了时钟信号的整数和半整数分频.采用VHDL硬件描述语言和原理图输入方式,在QuartusII平台下实现分频器的综合和仿真,并用ACEX1K30芯片实现.实验表明该方法的有效性和可靠性.
  • 加载中
  • 加载中
计量
  • 文章访问数:  282
  • HTML全文浏览数:  61
  • PDF下载数:  0
  • 施引文献:  0
出版历程

一种新的可控分频器的FPGA实现

  • 西南大学,电子信息工程学院,重庆,400715

摘要: 基于双边沿检测技术获得时钟信号的倍频窄脉冲,利用该脉冲对时钟信号的双边沿计数,进而实现了时钟信号的整数和半整数分频.采用VHDL硬件描述语言和原理图输入方式,在QuartusII平台下实现分频器的综合和仿真,并用ACEX1K30芯片实现.实验表明该方法的有效性和可靠性.

English Abstract

参考文献 (0)

目录

/

返回文章
返回